システムLSI設計技術研究会 優秀論文賞/優秀発表学生賞

システムLSI設計技術研究会では，優秀な研究発表を表彰しています．

• SLDM 優秀論文賞:
  各年度ごとに，DAシンポジウムにおける発表から原則2件，その他の 研究発表会 における発表から原則2件を選出し，システムLSI設計技術研究会優秀論文賞を授与します． （表彰規定）．


• SLDM 優秀発表学生賞:
  個々の研究会における学生諸君の発表を奨励して質の向上を図るために， 優秀発表学生賞を設けました．
  研究会毎に，発表を聴講した委員や座長の評価により決定し， DAシンポジウムにて表彰することとします．
  発表時にSLDM登録会員でなくても，表彰時(7月または8月のDAシンポジウム)に SLDM登録会員であれば表彰の対象となります．
  


• 情報処理学会 山下記念賞:
  情報処理学会の制度として，当研究会が主催する研究発表会(シンポジウムを含 む) における研究発表の中から特に優秀な発表をされた会員に対し て 山下記念賞 が授与されます．
  


• 情報処理学会 CS 領域奨励賞
  情報処理学会コンピュータサイエンス領域の制度として，当研究会が主催する 研究発表会(シンポジウムを含む) における研究発表の中から特に優秀な発表を された会員( 発表年度冒頭に29歳以下 )に対して CS領域奨励賞 が授与されます．

平成23年度優秀論文賞受賞者 （DAシンポジウム2011での表彰式の紹介資料(PDF)）

●受賞者：吉田浩章 (東京大学) 
　発表研究会：DAシンポジウム2010，平成22年9月2日
　論文名：製造後機能修正可能な高電力効率アクセラレータの高位設計手法
　著者名：吉田浩章、藤田昌宏 (東大)

　チップ製造後に機能修正可能な高電力効率なアクセラレータ，およびコンパイ
ル手法を提案した。先端SoCには多数のアクセラレータが搭載されているが，仕
様変更や設計誤りに対処するため，製造後に機能修正可能なアクセラレータが注
目されている。従来の機能修正可能なアクセラレータでは，制御回路をメモリで
実現していたため，電力効率が悪いという問題点があった。提案手法では，制御
回路の大部分を結線論理で実現し，部分的にメモリを利用する。評価結果から，
制御回路をメモリで実現する場合と比べて，消費電力を83%削減できることを確
認した。

●受賞者：古田潤 (京都大学) 
　発表研究会：DAシンポジウム2010，平成22年9月3日
　論文名：バッファチェインにおけるパルス幅縮小現象を利用したSETパルス幅測定回路
　著者名：古田潤 (京大)、小林和淑 (京都工繊大)、小野寺秀俊 (京大)

　組み合わせ回路に粒子線が衝突した際に発生する一過性パルス(SET（Single
Event Transient)パルス）の長さを高精度で測定する回路を提案した。従来回路
では，分解能が数十psと大きいなどの問題点があった。提案回路は，シフトレジ
スタとバッファチェインを組合せた構造を持ち，パルス幅縮小現象を利用するこ
とで，SETパルス幅を高分解能で測定する。提案回路を65nmプロセスで試作・測
定した結果，分解能が0.43psであることを確認し，さらに粒子線を試作チップに
照射する実験により，1GHz動作の場合にSETパルスへの対策が必要となることを
明らかにした。


●受賞者：森本和志 (関西学院大学，2011年4月より株式会社野村総合研究所)
　発表研究会：第148回SLDM研究会，平成23年1月17日
　論文名：プログラム併合によるコンパイラのリグレッションテストの高速化
　著者名：森本和志、石浦菜岐佐 (関西学院大)、内山裕貴 (ケイ・オプティコム)、引地信之((株)SRA)

　コンパイラのテストを高速化する手法を提案した。コンパイラの開発段階では，
機能追加や不具合修正に伴い，多数のテストプログラムを頻繁に実行する必要が
あり，テストに時間がかかる問題があった。提案手法では，複数のテストプログ
ラムを併合することで，ファイルのオープン・クローズの回数を削減し，テスト
実行時間を短縮する。テストプログラムの併合を自動化するスクリプトを開発し，
評価実験を行った結果，約9000ファイルのテストプログラムを117ファイルに併
合し，テスト実行時間を，Cygwinで平均1/44.2，Ubuntuで平均1/7.7に削減でき
ることがわかった。

●受賞者：和泉慎太郎 (神戸大学)
　発表研究会：第146回SLDM研究会，平成22年10月6日
　論文名：ネットワーク型マイクロホンアレイ間のデータ集約による音声信号ビームフォーミング
　著者名：和泉慎太郎、野口紘希、高木智也、久賀田耕史、祖田心平、吉本雅彦、川口博 (神戸大)

　マイクアレイの電力消費，データ伝送量を削減するためのネットワーク型マイ
クアレイシステムを提案した。マイクの存在を意識せずに使用できる音声インター
フェース実現には大規模なマイクアレイが有効だが，大規模化に伴い，消費電力
やコストが増大する問題がある。大規模なマイクアレイを，16個のマイクからな
るサブアレイ単位で分割し，発話検知，ビームフォーミング等を分散処理するこ
とで，電力消費，データ伝送量を削減する方法を提案した。FPGAボードを使用し
てシステムを開発し，3個のサブアレイを使用した実証実験により，正しく動作
することを確認した。

平成22年度優秀論文賞受賞者 （DAシンポジウム2010での表彰式の紹介資料(PDF)）

●受賞者：橋本昌宜 (大阪大学) 
　発表研究会： DAシンポジウム2009，平成21年8月26日
　論文名：　電源ノイズや製造ばらつきによるクロックジッタ・スキューを考慮した統計的タイミング解析
　著者名： 橋本昌宜、榎並孝司、新開健一、二宮進有、阿部慎也（阪大）

　製造ばらつきと、電源ノイズによる遅延変動を考慮した統計的タイミング解析手法を提案
した。提案手法では、連続するクロック間のノイズ相関を適切にモデル化するとともに、
スラック計算で発生する構造相関の問題に対処するため、各クロックドライバに個別の
確率変数を割り当てることで、クロックスキューの見積もりの精度を大幅に改善すること
が可能になる。提案手法を90nmプロセスで設計された実品種のプロセッサに適用した結果、
動的な遅延変動によりセットアップが500ps以上も減少し、ホールドスラックが16.4ps減少
することを確認した。

●受賞者：吉田浩章　(東京大学) 
　発表研究会： 第142回SLDM研究会，平成21年12月4日
　論文名：　設計固有セルライブラリの自動生成手法
　著者名：　吉田浩章・藤田昌宏（東大）

　高性能ASIC設計を対象として、特定の設計に最適化された論理関数や駆動能力を持つセル
ライブラリを自動生成する手法を開発した。理想的には、各論理ゲートに対してトランジ
スタレベルの最適化を行うことが可能だが、セル数が現実的な範囲に収まらない。提案手法
は、まずセル数に制約がないものとして最適化を行い、次に設計制約を満たす範囲でセル数
の最小化を行うという２段階からなる。評価結果から、面積最小回路同士の比較では面積が
27.3％改善し、遅延最小回路同士の比較では遅延が22.4％改善することを確認した。

●受賞者： 伊達貴徳　（東京工業大学，2010年4月より沖電気工業）
　発表研究会：　第142回SLDM研究会，平成21年12月3日
　論文名： 重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
　著者名： 伊達貴徳（東工大），萩原汐（東工大），益一哉（東工大），佐藤高史（京大）

　トランジスタの製造ばらつきのもとでのSRAM回路の歩留まり解析を、効率的かつ安定に行う
方法を提案した。従来のモンテカルロ法では、歩留まり解析のような生起確率の低い事象に
対して精度を得るには、多大な計算時間を必要とする問題があった。提案手法は、重点的
サンプリングに基づく手法を拡張し、不良領域の事前知識が無くても、自動で適切な移動
ベクトルを検索する。提案手法を6トランジスタにより構成されるSRAMセルの歩留まり推定
に適用し、データ読み出し時および保持時における不良率を計算した結果、従来のモンテ
カルロ法と比較して、最大で１０６倍以上の高速化を確認した。

●受賞者：西原　佑　(東京大学)
　発表研究会： DAシンポジウム2009，平成21年8月26日
　論文名：ハードウェア/ソフトウェア協調設計の形式的検証における同期点の抽出による効率的な状態削減手法
　著者名：西原　佑、松本剛史、藤田昌宏（東大）	

　ハードウェア/ソフトウェア協調設計を効率的に形式的検証する手法を提案した。形式的検証
の利用により、シミュレーションパタンに依存しない検証が可能になるが、従来手法では
ハードウェアとソフトウェアに加えて、割り込みが独立したプロセスとして扱われるため、
状態数が爆発し、検証時間が長いという問題点があった。本論文では、ハードウェア・ソフト
ウェア間の通信を共有変数へのアクセスとして抽象化し、各プロセスをFSMDへ変換した後で、
通信に伴う同期点の抽出と、抽出した同期点に基づいて並列プロセスの逐次化を行う手法を
提案した。既存手法と比較した結果、検証時間を1/100以下に削減できることがわかった。

平成21年度優秀論文賞受賞者 （DAシンポジウム2009での表彰式の紹介資料(PDF)）

●受賞者：中谷正吾 (日本電気) 
　発表研究会： 第138回SLDM研究会，平成21年1月30日
　論文名：応用領域に特化した小面積再構成可能HWのカスタマイズ方式
　著者名： 中谷正吾、梶原信樹、粟島亨(NEC)

 FPGAのような汎用の再構成可能HWと比較して面積の小さい領域特定再構成可能HWを生
成する手法を開発した。領域特定再構成可能HWはその応用を特定の領域に絞ることに
よりデバイスを小面積化できるが、応用領域を絞りすぎると設計の柔軟性が低くなる
という問題がある。提案手法は、想定するアプリケーションが配置配線できる範囲で
配線リソースを削減することにより、デバイスの柔軟性を保ちつつ小面積を達成する。
無線通信で使われる符号生成器をアプリケーションに想定した実験により、提案する
手法が、汎用の再構成可能HWに比べて1/3の面積の再構成可能HWを生成できることを
確認した。

●受賞者：川島裕崇　(名古屋大学) 
　発表研究会： 第137回SLDM研究会，平成20年11月17日
　論文名： オペランドの和を利用した小面積乗算器
　著者名：川島裕崇、高木直史（名大）

 並列乗算の最初のステップで生成される部分積のビット数を削減する手法を提案した。
オペランドの和を利用することにより、部分積の総ビット数を従来型の並列乗算器の
半分にすることを可能にした。本手法は符号なし乗算、符号付き乗算の両方に適用で
きる。商用の0.18μmおよび90nmの標準セルライブラリを用いた実験により、提案手法
を用いた乗算器が従来の配列型乗算器やWallace乗算器より約30%、2ビットBoothの手
法を用いた乗算器より約10%小面積で実現できることを確認した。

●受賞者： 高橋真吾　（中央大学，2009年4月より日本電気）
　発表研究会： DAシンポジウム2008，平成20年8月27日 
　論文名：遅延と遷移時間のばらつきを混合正規分布で表現した統計的タイミング解析の一手法
　著者名： 高橋真吾、築山修治（中央大）

 回路遅延の分布を2つの正規分布からなる混合正規分布で表現することにより、従来
の統計的静的タイミング解析手法におけるMax演算の誤差を削減することができる。
しかしこの方法では、ある入力信号の到達時刻が他の信号より遅い確率が1に近い場合、
Max演算の結果が1つの正規分布にマージされ、混合正規分布で表現された遅延分布情報
が伝搬されないという問題が生じる。本論文では、この問題を解決するMax演算の高精
度化手法を提案した。モンテカルロシミュレーションにより、本手法が、以前提案した
解析手法の誤差を削減することを確認した。

●受賞者： 小林和淑 (京都大学，2009年4月より京都工芸繊維大学)
　発表研究会： DAシンポジウム2008，平成20年8月27日
　論文名： SETパルスによる誤動作を防止する遅延挿入フリップフロップのソフトエラー耐性の検討
　著者名：小林和淑、森谷祐介、小野寺秀俊（京大）	

 集積回路の微細化に伴い、SRAMやフリップフロップ（FF）だけでなく、組み合わせ回路
に発生するソフトエラーが問題視され始めている。本論文では、90nmプロセステクノロ
ジを用いて設計したSRAM回路、フリップフロップ、および組み合わせ回路を対象として、
高速中性子によって引き起こされる過渡電流によるソフトエラー率を、回路シミュレー
ションを用いて定量的に比較した。さらに、FFを多重化し遅延を挿入することで、組み
合わせ回路に発生する一過性パルスを除去する回路を設計し、遅延の大きさとソフトエ
ラー率を比較した。各種回路におけるソフトエラー率が定量的かつ客観的に示されており、
今後のソフトエラーに関する研究を開拓する論文として高く評価できる。 

平成20年度優秀論文賞受賞者 （DAシンポジウム2008での表彰式の紹介資料(PDF)）

●受賞者：森下賢志 (東京大学)
　論文名：準形式的モデル検査のハードウェア実装による高速化の検討
　発表研究会：第134回SLDM研究会，平成20年3月28日
　著者名：森下賢志、吉田浩章、藤田昌弘(東大)

　大規模集積回路の検証を高速化する手法を提案した。現在非常に有効な検証手法
 と考えられているモデル検査は、適用する回路の規模が大きくなると状態爆発を
 起こし、検証時間が急激に増加するという問題がある。本手法はモデル検査手法
 の一つであるコンパイルドシミュレーションの処理の一部を専用ハードウェアに
 よって実行することにより検証時間を大幅に短縮した。ソフトウェアと専用ハード
 ウェアの通信を効率化する方法も提案している。いくつかの例題を使った実験では、
 既存手法に比べて平均で6.7倍の高速化が実現できることを確認した．

●受賞者：高瀬英希　(名古屋大学)
　論文名：マルチタスク環境におけるスクラッチパッドメモリ領域活用法
　発表研究会：第134回SLDM研究会，平成20年3月27日
　著者名：高瀬英希、冨山宏之、高田広章（名大）

　ソフトウェア制御可能なオンチップメモリであるスクラッチパッドメモリを有効
 利用することによりメモリサブシステムのエネルギー消費を削減する手法を提案
 した。従来からシングルタスクを対象としたスクラッチパッドメモリの利用法は
 数多く提案されてきたが、複数のタスクが同時に実行されるマルチタスクを対象
 とした手法はほとんど提案されていなかった。本手法はスクラッチパッドメモリ
 を時分割および空間分割して、複数のタスクに最適に配分することによりメモリ
 サブシステムの消費エネルギーを最大47%削減することに成功した．

●受賞者：田宮豊　（富士通研究所）
　論文名：電力見える化によるソフトウェア無駄電力の削減
　発表研究会：DAシンポジウム2007，平成19年8月29日
　著者名：田宮豊（富士通研）、藤田昌宏（東大）

　プロセッサの消費電力をソフトウェアの動作に関連付けて可視化する手法を提案
 した。プログラム中の関数で使われる電力に無駄が無いかを判定する“無駄電力
 指標”を導入することによりプログラム中の電力チューニングのポイントを絞り
 込むことができ、より省電力なプログラムを記述することが可能となる。その着
 眼点の独創性は高く評価できる。また画像処理のアプリケーションを用いた実験
 では、ソフトウェアのコーディング段階で混入した無駄なポーリング処理を本手法
 により検出することに成功し、本手法の有効性が客観的に示されている．

●受賞者：今井正紀 (東京工業大学／（株）半導体理工学研究センター)
　論文名：ノンパラメトリック統計的タイミング解析（SSTA）の実現手法の検討
　発表研究会：DAシンポジウム2007，平成19年8月29日
　著者名：今井正紀（東工大／STARC）、佐藤高史（東工大）、中山範明（東工大／STARC）、益一哉（東工大）

　集積回路の加工寸法が縮小されるとトランジスタの電気的特性ばらつきが顕著
 になり設計段階での回路遅延の正確な解析が困難になっている。本研究では、
 トランジスタ特性のばらつきを前提として統計的に回路遅延を解析する手法に
 取り組んでいる。以前から統計的回路遅延解析手法は数多く提案されているが、
 トランジスタの遅延分布関数が特定の型に限定されていた。本論文はトランジスタ
 の遅延分布関数に依存しないノンパラメトリックな手法を提案した。その着眼点の
 独創性は高く評価できる。実験では、代表的なベンチマーク回路を用いて本手法の
 有効性が客観的に示されており、本手法の実用性に関しても高く評価できる．

平成19年度優秀論文賞受賞者 （DAシンポジウム2007での表彰式の紹介資料(PDF)）

●受賞者：枝廣正人 (NECシステムデバイス研究所)
　論文名：Map Sort:マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム
　発表研究会：第129回SLDM研究会，平成19年3月15日　
　著者名：枝廣正人 ，山下慶子 (NEC)

　マルチコア向けの並列ソートアルゴリズムMap Sortを提案する。今後単体CPUの
 性能向上が鈍化し、プロセッサがマルチコアによって性能向上する時代では、並列
 対応されていないソフトウェアは計算機が進歩しても性能は向上しない。従って
 単体CPUでは従来と同等処理時間で、かつ並列CPUではスケーラブルに性能向上する
 ようなアルゴリズムが必須となるが、我々はそれをスケーラブルアルゴリズムと
 よんでいる。本論文ではソート問題を取り上げ、新しいスケーラブルアルゴリズム
 Map Sortを提案する。Map Sortの時間に関する計算複雑度はN個のデータ、P台のCPU
 でO((N/P) log N) であり、単体CPU上での下界値O(N log Ｎ)の(1/Ｐ)である。また
 計算機実験の結果、単体CPU上のクイックソートと比較し、単体CPUでは同等性能、
 ４CPUでは3倍の性能向上であることが示された。

●受賞者：瀬戸謙修 (東京大学大規模集積システム設計教育研究センター) 
　論文名：メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法
　発表研究会：第125回SLDM研究会，平成18年5月11日
　著者名：瀬戸謙修，藤田昌宏 (東大)

  本稿では、ＲＩＳＣベースのコンフィギュラブルプロセッサ向けの、命令セット
 自動拡張手法を提案する。提案手法の主な新規性は、(1)部分グラフをスケジュー
 リングし、各コントロールステップを一つのカスタム命令とする方法とすることで
 プロセッサアーキテクチャの修正無しで入出力制約を越える部分グラフを実行する
 方法、(2)カスタム命令とメモリアクセス命令の並列実行、(3)カスタム命令間での
 リソース共有の三つである。ベンチマークプログラムで評価実験を行った結果、
 カスタム命令とメモリアクセス命令の並列実行を許すことで、それを許さない場合
 に比べて性能向上が最大26％増大し、提案手法によるリソース共有を行うことで
 性能向上を犠牲にすることなくカスタム命令に必要な面積が平均で８０％削減される
 ことが分かった．

●受賞者：大智 輝（早稲田大学）
　論文名：レジスタ分散・共有併用型アーキテクチャを対象としたフロアプランを考慮した高位合成手法
　発表研究会：DAシンポジウム，平成18年7月13日
　著者名：大智 輝、小原俊逸、戸川 望、柳澤政生、大附辰夫（早大）

　レジスタ分散型アーキテクチャを用いると，レジスタ間データ転送を利用する事
 により，配線遅延が回路の性能に与える影響を低減できるが，レジスタ数の増大を
 招いてしまうという問題点が生じる．本稿では，レジスタ分散型とレジスタ共有型
 を併用するレジスタ分散・共有型を対象とし，(1) スケジューリング，(2) レジスタ
 アロケーション， (3) レジスタバインディング，(4) モジュール配置の好転を繰り
 返し (4) から得られたフロアプラン情報をフィードバックする高位合成手法を提案
 する．提案手法は DFG だけではなく，条件分岐を含む CDFG にも適用可能である．
 また，計算機実験により，分散型と同等の回路性能を維持し最大4.0% の面積が削減
 でき提案手法の有効性を確認した．

●受賞者：廣本正之 (京都大学)
　論文名：自己再構成アーキテクチャ評価検討のための合成ツール
　発表研究会：DAシンポジウム，平成18年7月13日
　著者名：廣本正之、神山真一、中原健太郎、筒井　弘、越智裕之、中村行宏（京大）

　動作中に自身の回路を変更可能な自己再構成デバイスは，その性能を静的に予測
 することが困難であるため，アーキテクチャ検討を行うにはシミュレーションに
 よりアプリケーション実行時の性能を定量的に評価することが不可欠である．本研究
 では，様々なアーキテクチャのシミュレーション評価に必要な構成情報を生成する
 ため，対象アーキテクチャのパラメータを可変とし，複数の自己再構成デバイスで
 共通に利用可能な自動合成ツールを開発した．本ツールはC言語で記述されたアプリ
 ケーションに対し，データフロー解析から演算・論理の割当，配置配線までを自動的
 に実行可能である．合成の自動化により設計空間探索が効率よく行えるようになり，
 また同一のコンパイラが様々なアーキテクチャを統一的に扱うため公平な性能比較が
 できると期待される．また，本稿では，ALUを基本セルとするアーキテクチャの検討に
 提案ツールを適用し，その有用性を示した．

平成18年度優秀論文賞受賞者 （DAシンポジウム2006での表彰式の紹介資料(PDF)）

●受賞者：松本 哲郎（パナソニック半導体システムテクノ）
　論文名：チップレベル基板雑音解析技術
　発表研究会：DAシンポジウム　平成17年8月25日　
　著者名：松本哲郎，小坂大輔，永田真（神戸大），村坂佳隆，岩田穆（エイアールテック）

　基板雑音発生回路とアレイ型基板雑音検出回路を搭載した 0.3 μm CMOS 技術
　による 7.3mm 角のチップについて，基板雑音の波形と分布を測定するとともに，
　チップレベル基板雑音解析手法による基板雑音シミュレーションの解析性能を
　評価している．コンパクトモデル(F行列+TSDPCモデル）を用いたチップレベル
　基板雑音解析が実測結果を精度良く再現できることを示している．雑音解析技
　術として実用上の有効性があると高く評価されることから本論文賞を贈呈する．

●受賞者：伊藤則之（富士通）
　論文名：2.16GHz SPARC64マイクロプロセサ設計用タイミング・レイアウト設計手法
　発表研究会：DAシンポジウム　平成17年8月26日　
　著者名：伊藤則之，小松裕成，杉山八六（富士通）

　タイミング・レイアウト設計は，高い周波数性能を持つ回路を実現するための
　重要な工程である．本論文は，2.16GHz SPARC64 マイクロプロセッサ設計に適
　用された手法について述べている．提案手法はタイミング中心の設計フローで
　あり，独自のルールドリブン設計，階層設計，カスタム設計，インクリメンタ
　ル設計を利用しており．これにより，最先端プロセスによる高性能マイクロプ
　ロセッサの開発に成功している．タイミング・レイアウト設計における有効な
　方法論を示し，実証した研究として高く評価されることから本論文賞を贈呈する．

●受賞者：湯山洋一（ルネサステクノロジ）
　論文名：オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化
　発表研究会：第122回システムLSI設計技術研究会　平成17年12月1日
　著者名：湯山洋一・小林和淑・小野寺秀俊（京大）

　本研究では，チップ上配線におけるエラー検出／訂正符号化の研究に不可欠で
　あるエラーの発生確率のモデル化方法を提案している．従来手法とは異なり，
　確定的なノイズと確率的なノイズを区別してモデル化することにより，ノイズ
　量やエラー率を見積もる上でより現実的なモデル化が可能としている．また，
　計算機実験により，従来手法と比べ，エラー率の見積もり値が 100倍以上異な
　る場合があることを示している．チップ上配線におけるノイズについてより現
　実的なモデルを提案しており，実用上の有効性も期待されることから本論文賞
　を贈呈する．

●受賞者：永山　忍（広島市大）
　論文名：二次近似法に基づくプログラマブル数値計算回路の構成とその合成法
　発表研究会：第123回システムLSI設計技術研究会　平成18年1月18日
　著者名：永山　忍（広島市大）・笹尾　勤（九工大）・Jon T. Butler（海軍大学院大学）

　種々の数値計算回路の構成法は古典的な課題であるが，本研究では，三角関数，
　対数関数，平方根演算，逆数演算などの多様で複雑な関数を計算する数値計算
　回路の構成とその自動合成法を提案している．提案手法では，Look-Up Table
　カスケード，不等区間分割，二次近似法を組み合わせることにより，高精度
　(24ビット精度)の数値計算回路を従来法に比べ 4-22% 程度のメモリ量で，
　FPGA実現することに成功している．数値計算回路の有効な構成手法を示してお
　り，今後の発展も期待されることから，本論文賞を贈呈する．

平成17年度優秀論文賞受賞者 （DAシンポジウム2005での表彰式の紹介資料(PDF)）

●受賞者: 飯塚 哲也（東京大学）
　論文名: 論理制約式を用いた最小幅トランジスタ配置手法の非相補型回路への拡張
　著者名: 飯塚哲也，池田 誠，浅田邦博（東大）
　発表研究会: DAシンポジウム2004
　論文概要:
    この論文では，充足可能性判定を用いたCMOS論理セルレイアウト手法を拡
  張し，フリップフロップなどの相補的でない P/N トランジスタを含む回路の
  レイアウト手法を示したものである．上下に並ぶ P/N トランジスタのゲート
  端子が共通でない部分を最小化しながら，最小幅のトランジスタ配置を生成
  することが特徴である．従来法で対応ができなかった回路のレイアウトがで
  きるようになると同時に，ゲート端子を共通としないことにより従来法より
  もセル幅を小さくできる場合があることを実験的に示している．

●受賞者: 佐藤 高史（ルネサステクノロジ）
　論文名: フロアプランにおけるオンチップ熱ばらつきの解析と対策
　著者名: 佐藤高史（ルネサステクノロジ），市宮淳次（リコー），小野信任
   （ジーダットイノベーション），蜂屋孝太郎（NECエレクトロニクス），
    橋本昌宜（京大）
　発表研究会: DAシンポジウム2004
　論文概要:
    チップ上での熱分布状況を解析するために，パッケージを含むLSIの熱シミュ
  レーションモデルを作成し，温度ばらつきの原因となるパラメータとチップ
  内の最大温度との関係を示している．結果として，チップ内のメモリの比率
  の増加により，チップ内の温度差が大きくなることと，温度差がロジックの
  配置に強く依存することを示している．

●受賞者: 樋口 博之（富士通研）
　論文名: 順序回路のタイミング例外パス検出のための実用的方法
　著者名: 樋口博之（富士通研）・松永裕介（九大
　発表研究会: 117 回研究会 (デザインガイア，2004年1月2日)
　論文概要:
    本論文では，大規模な順序回路のタイミング例外パスを検出するための実
  用的方法を提案している．まず，回路中のパスの数え上げを行わず，かつ，
  回路を大域的に見てフォールスパスの検出を行う方法として，マルチプレク
  サ(MUX)グラフという概念を導入し，MUXグラフの縮約とMUXグラフ上のパスの
  数え上げによりフォールスパス集合の集合を生成し圧縮する方法を提案して
  いる．また，フリップフロップ(FF)ペアベースのマルチサイクルパス解析に
  おいてFFペア間の一部のパスのみマルチサイクルであるようなパスも検出し，
  検出能力を向上させる方法を提案している．

●受賞者: 松浦 宗寛（九工大）
　論文名: 不完全定義多出力論理関数を表現するBDDとその応用について
　著者名: 松浦宗寛・笹尾 勤（九工大）
　発表研究会: 117 回研究会 (デザインガイア，2004年1月2日)
　論文概要:
    多出力論理関数を表現する二分決定グラフ(Binary Decision Diagram:
  BDD)の一つに，特性関数(Characteristic Function)を表現する
  BDD(BDD_for_CF)がある．本稿では，不完全定義多出力論理関数を
  BDD_for_CFで表現する方法を提案する．次に，不完全定義多出力論理関数を
  表現するBDD_for_CF の幅を小さくする方法について述べる．この手法は関数
  分解やLUTカスケードの合成に有用である．

平成16年度優秀論文賞受賞者 （DAシンポジウム2004での表彰式における紹介資料／PDF形式）

平成15年度優秀論文賞受賞者 （DAシンポジウム2003での表彰式における紹介資料／PDF形式）

平成14年度優秀論文賞受賞者 （DAシンポジウム2002での表彰式における紹介資料／PDF形式）

平成13年度優秀論文賞受賞者

平成12年度優秀論文賞受賞者