

平成25年度 システムLSI設計技術研究会 優秀論文賞 受賞者

DAシンポジウム2013

1. 受賞者：石原 亨（京都大学）

発表研究会：DA シンポジウム 2012, 平成 24 年 8 月 30 日

論文名：低電圧動作に適したセルライブラリのゲート幅決定法とその評価

著者名：近藤正大、石原亨（京大）、小野寺秀俊（京大/JST）

本論文は、スタンダードセルのゲート幅を低電圧動作に最適化しエネルギーあたりの性能を最大化することを目的とし、まず、特定の動作電圧に特化したゲート幅の最適化手法を提案し、次に ED^* 積を目的関数とし低電圧動作に最適化したゲート幅を持つライブラリを構成、同様の手法で通常電圧に最適化したライブラリとの比較結果を示している。ISCAS85 ベンチマーク回路を用い論理合成した結果により、特定の電圧に特化したライブラリの有効性を示した。

2. 受賞者：Islam A. K. M Mahfuzul（京都大学）

発表研究会：DA シンポジウム 2012, 平成 24 年 8 月 29 日

論文名：完全デジタル型の P/N ばらつきの自律補償回路

著者名：Islam A. K. M Mahfuzul、釜江典裕、石原亨（京大）、小野寺秀俊（京大/JST）

本論文は、デジタル型の pMOSFET と nMOSFET の特性ばらつきモニタを提案する。pMOSFET と nMOSFET のそれぞれのばらつきを基板バイアスにより自律的に補償する。提案回路を 65nm プロセスにて実装し、複数のコーナチップにおける実測から回路の有効性を確認した。実測より、pMOSFET と nMOSFET の独立な制御と 0.7V 動作にて 50%以上の動作速度補償を確認した。従来のクリティカルパスによる補償方式に比べて、リーク電流のオーバヘッドを 2.6 倍削減できた。

3. 受賞者：松永 裕介（九州大学）

発表研究会：第 158 回システム LSI 設計技術研究会, 平成 24 年 11 月 27 日

論文名：DAG パタンを効率よく共有するためのデータ構造の提案

著者名：松永裕介（九大）

論理合成処理のテクノロジマッピングやローカルライティングではサイズの小さな多数のパタンを用いているメモリの使用を効率化するために、複数のパタン中の同形の部分グラフを共有しているが、それでも多くのメモリ領域を必要とする場合が多い。そこで、本論文では枝に入力変数の反転と置換を行なう NP 変換の属性を付加することでより多くの部分グラフ共有可能とするデータ構造について提案を行った。

4. 受賞者：岡田 慎吾（静岡大学）

発表研究会：第 158 回システム LSI 設計技術研究会, 平成 24 年 11 月 28 日

論文名：電源分配回路網の非構造メッシュ化と局所陰的 LIM による高速過渡解析

著者名：岡田慎吾、關根惟敏、浅井秀樹（静岡大）

本論文では、三角メッシュによって離散化されたプリント基板の電源・グランドプレーンを高速に過渡解析するための、局所陰的 LIM (LILIM:Locally Implicit Lajency Insertion Method) について述べている。初めに、三角メッシュを基にしたモデリング手法についての概説とメッシュでモデル化された電源分配網の解析における従来の LIM の問題点について述べ、次に、その問題を解決するために三角メッシュを基にしたモデリング手法と局所的陰解法を組み合わせた LILIM の定式化を説明する。最後に LILIM を用いた電源分配網解析のシミュレーションを行い、その結果から LILIM が電源分配網の解析を高速に行えることを示した。

平成25年度 情報処理学会 CS領域奨励賞 受賞者

DAシンポジウム2013

1. 受賞者：西澤 真一（京都大学）

発表研究会：DA シンポジウム 2012, 平成 24 年 8 月 30 日

論文名：低電圧動作に向けた PN 比可変スタンダードセルライブラリの構成法とその評価

著者名：西澤真一、近藤正大、石原亨（京大）、小野寺秀俊（京大/JST）

本論文では、Pwell と Nwell の比を個別に最適化できるセル構造を提案している。提案セル構造を採用することで、小さい面積オーバーヘッドで遅延バランスの改善を実現できることを示している。0.6V を対象とした提案セルライブラリによる ISACS85 ベンチマーク回路の設計実験の結果、既存のセルライブラリと面積オーバーヘッドなく消費エネルギーの平均値を 16%削減できることを示した。

2. 受賞者：工藤 優（芝浦工業大学）

発表研究会：第 158 回 SLDM 研究会, 平成 24 年 11 月 28 日

論文名：仮想グランド線電圧の自動検出による細粒度パワーゲーティング制御

著者名：工藤優、宇佐美公良(芝浦工大)

本論文では、リーク電流による仮想グランド線のチャージアップ現象を利用した遅延素子を用いた細粒度パワーゲーティングへのスリープ制御方式を提案している。リーク電流量によって遅延時間が変わるため、より効果的にリーク電力を削減することができる。PG 非適用時に対する本手法のエネルギー削減率は平均で 83%であった。