DAシンポジウム 2020
プログラム
一覧
9月7日(月)
9月8日(火)
9月9日(水)
プログラム詳細
9月7日(月)
[11:00-11:20] 開会
[11:20-12:20]セッション1A 招待講演
座長:TBD ()
(1A-1)
AIチップ設計拠点 =新しいパラダイムの構築に向けて=
内山邦男 (産業技術総合研究所)
[13:20-13:45]セッション2A ナノフォトニクス・ばらつき活用
座長:中村 祐一 (NEC)
(2A-1)
集積ナノフォトニクスに基づく耐タンパ光論理回路
塩見準,木次修也,董博語,小野寺秀俊 (京都大学),新家昭彦,納富雅也 (NTT)
[13:50-14:40]セッション2B ナノフォトニクス・ばらつき活用
座長:金本 俊幾 (弘前大学)
(2B-1)
コンパレータのオンチップ選択機構を有する順序統計に基づいたフラッシュ型ADCの設計
北村健浩,イスラム マーフズル,久門尚史,和田修己 (京都大学)
(2B-2)
しきい値電圧差を利用した時間領域処理による広い電源電圧で動作するCMOS温度センサ
原田彰吾,イスラム マーフズル,久門尚史,和田修己 (京都大学)
[15:00-15:45]セッション3D 企業プレゼンテーション
座長:今川 隆司 (立命館大学)
(3D-1)
東京エレクトロンデバイス株式会社
ユナイテッド・セミコンダクター・ジャパン株式会社(通称USJC)は、昨秋富士通グループから世界有数のファウンドリであるUMCの一員として新しいスタートを切りました。国内半導体工場として引き続き三重県桑名からCMOS40nm、55nmのシャトルサービスを提供致します。
(3D-2)
株式会社エー・ディ・ティ
弊社はXilinx社/アヴネット社の承認の下、日本国内に於ける大学様へのXilinx社製FPGA製品(3rd Party製品も含む)の販売窓口を担っております。Xilinx社やDigilent社製品のアカデミック価格による販売は弊社のみで承っております。製品・販売に関してのお問い合わせは「adt.ac.xilinx@adt.co.jp」まで。
(3D-3)
株式会社イーツリーズ・ジャパン
IoTや画像処理をターゲットにした小型のFPGAボードexStickGEおよび、RTL実装によるネットワークプロトコルスタックや画像処理IPコアをビルディングブロックとして活用したシステム設計事例をご紹介します。
[16:00-17:40]セッション4A 機械学習HW
座長:TBD ()
(4A-1)
Partial logic synthesis via training a topologically similar binarized neural network
JIN CHAOYI,藤田昌宏 (東京大学)
(4A-2)
Convolution Accelerator with Efficient Partial-sum Accumulation
Hongjie Xu,Jun Shiomi,Hidetoshi Onodera (Kyoto University)
(4A-3)
ストカスティック計算に基づくニューラルネットワークにおけるシグモイド関数の演算精度に関する解析
可児冬弥,瀬戸信明,市原英行,岩垣剛,井上智生 (広島市立大学)
(4A-4)
極小ビットDNN用高位合成ライブラリ
酒井完,幡生敦史,中村寿彦 (NEC),若林一敏 (東京大学)
9月8日(火)
[9:30-11:10]セッション5A 省電力設計およびばらつき
座長:TBD ()
(5A-1)
クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法
増田豊 (名古屋大学),長山凖 (ソシオネクスト),鄭泰禹 (大阪大学),石原亨 (名古屋大学),籾山陽一 (ソシオネクスト),橋本昌宜 (大阪大学)
(5A-2)
幅広い動作性能領域で最小エネルギー動作を実現する電源電圧としきい値電圧の動的決定手法
園田翔也,塩見準,小野寺秀俊 (京都大学)
(5A-3)
回路遅延の非線形モデルを用いたモンテカルロ法による遅延ばらつき解析
村上健祐,イスラム マーフズル,小野寺 秀俊 (京都大学)
(5A-4)
電源電圧と基板電圧の動的調整がランダムテレグラフに起因する遅延ばらつきに及ぼす影響
有働岬,村上健祐,イスラム マーフズル,小野寺 秀俊 (京都大学)
[11:30-12:30]セッション6A 招待講演
座長:TBD ()
(6A-1)
イジングマシンの基礎理論から応用探索まで:現状と将来展望
田中宗 (慶應義塾大学)
[13:30-15:10]セッション7A アルゴリズムデザインコンテスト
(7A-1)
シミュレーテッドアニーリング手法を用いた配置配線問題の解法
西村考弘,土井龍太郎(NEC),橋本慎司,柴田将,森英憲,高原玲央(NES)
(7A-2)
配置配線パズルに対する一解法
白石雅大,高島康裕 (北九州市立大学)
(7A-3)
ヘテロジニアスなデバイスを用いた協調ソルバシステム
若泉朋弥,高崎和成,谷地悠太,吉村友和,西澤誠人,多和田雅師 ,戸川望 (早稲田大学)
(7A-4)
とりあえずつないでからおきかたをさがすほうほう
和田邦彦,大和田真由,佐藤真平,高橋篤司 (東京工業大学)
(7A-5)
配置配線パズルのための平面グラフを用いた解法
甘利拓斗,蓮見平八郎,藤吉邦洋 (東京農工大学)
[15:30-16:20]セッション8A モデルベース並列化
座長:TBD ()
(8A-1)
モデルベース並列化ツールを用いたマルチコアシステム開発フローの提案
生沼正博 (名古屋大学,ガイオ・テクノロジー),山本椋太 (名古屋大学),竹内成樹 (ガイオ・テクノロジー),権藤正樹 (イーソル),本田晋也 (南山大学),近藤真己 (NECソリューションイノベータ),枝廣正人 (名古屋大学)
(8A-2)
FPGA混在のヘテロジニアスマルチコアSoCに対するモデルベース並列化設計開発環境の検討
山本椋太,小川真彩高 (名古屋大学),生沼正博 (名古屋大学,ガイオ・テクノロジー),近藤真己 (NECソリューションイノベータ),本田晋也 (南山大学),枝廣正人 (名古屋大学)
[16:40-17:55]セッション9A 論理合成
座長:今井 雅 (弘前大学)
(9A-1)
FPGAのDSPブロック向け汎用的テクノロジマッパの網羅的探索による実現可能性検討
柴田晃陽,今川隆司,越智裕之 (立命館大)
(9A-2)
パイプライン化された同期式RTLモデルから非同期式RTLモデルへの変換手法の検討
仙波翔吾,齋藤寛 (会津大)
(9A-3)
配置配線パズルのための平面グラフを用いた解法
甘利拓斗,蓮見平八郎,藤吉邦洋 (東京農工大)
9月9日(水)
[9:30-11:10]セッション10A 信頼性
座長:三宅 庸資 (九州工業大学)
(10A-1)
実回路の経年速度劣化測定結果の環境変動補正手法
島村光太郎,竹原剛,池田尚弘 (日立製作所)
(10A-2)
FDSOIプロセスにおけるガードゲート構造を用いたフリップフロップのソフトエラー耐性の実測評価
記伊智也 ,榎原光則,古田潤,小林和淑 (京都工芸繊維大学)
(10A-3)
フローティングゲート型およびチャージトラップ型3D TLC NANDフラッシュメモリの信頼性評価
胡泊洋,小林和淑 (京都工芸繊維大学)
(10A-4)
n型有機薄膜トランジスタにおけるバイアス・ストレス特性変動メカニズムの実験的評価
大島國弘 (京大),栗原一徳 (AIST),佐藤高史 (京大)
[11:30-12:30]セッション11A 招待講演
座長:TBD ()
(11A-1)
3Dセンシング×AIの最先端 ―今何ができて,何ができないのか―
池畑諭 (国立情報学研究所)
[13:30-13:55]セッション12A 故障検出・リソグラフィ
座長:TBD ()
(12A-1)
電源バンプ間抵抗測定によるチップ内電源配線のオープン故障検出手法の提案
蜂屋孝太郎 (帝京平成大学)
[14:00-14:25]セッション12B 故障検出・リソグラフィ
座長:TBD ()
(12B-1)
A fast look up table based lithography simulator with SOCS model for OPC algorithm
Tahsin Binte Shameem
[14:40-15:55]セッション13A 特別セッション (TBD)
座長:TBD ()
[16:10-17:25]セッション14A 回路設計理論
座長:TBD ()
(14A-1)
任意の可逆論理関数を実現可能な部分回路を持つ最小のトフォリゲート回路の構成
加藤剛,湊真一 (京都大学)
(14A-2)
パストランジスタ回路の網羅的列挙による素子数最小回路の探索
清水亮太,湊真一 (京都大学)
(14A-3)
整数線形計画法に対する変数削減による高速化とEMVRPへの応用
髙島康裕 (北九州市大),鷹野芙美代,中村祐一 (NEC)
[17:25-17:45] 閉会