★情報処理学会 第 127 回 システムLSI設計技術(SLDM)研究会 デザインガイア 電子情報通信学会 DC, VLD 研究会と共催 情報処理学会 ARC, 電子情報通信学会 CPSY, RECONF 研究会と併催
デザインガイアプログラム(全トラック一覧) (pdf)
※ VLD, DC, SLDM トラックのプログラムは以下の通り ★VLSI設計技術研究会（VLD） 専門委員長 浜村 博史 副委員長 石浦 菜岐佐 幹事 澁谷 利行， 越智 裕之 ★ディペンダブルコンピューティング研究会（DC） 専門委員長 岩崎 一彦 副委員長 米田 友洋 幹事 細川 利典， 北神 正人 ★システムLSI設計技術研究会（SLDM） 主査：小野寺 秀俊 幹事：大西 充久、内海 功朗、浜口 清治 日時 2006年11月28日(火) 09：00〜17：25 2006年11月29日(水) 13：30〜17：10 2006年11月30日(木) 09：00〜16：40 会場 北九州国際会議場（北九州市小倉北区浅野3-9-30．http://www.kitakyu-cb.jp/） 議題 デザインガイア2006 ―VLSI設計の新しい大地を考える研究会― 11月28日(火) 午前 検証 （09：00〜10：40） (1) 09:00 - 09:25 仕様書から検証シナリオを生成する手法 ○大石亮介・松田明男・岩下洋哲・高山浩一郎（富士通研） (2) 09:25 - 09:50 同値制約を考慮した第一階述語論理の決定可能なサブクラスによる等価性判定 ○小澤弘明・浜口清治・柏原敏伸（阪大） (3) 09:50 - 10:15 動的局所変数を含むアサーションに対する限定モデルチェッキング ○竹内 翔・浜口清治・柏原敏伸（阪大） (4) 10:15 - 10:40 算術演算回路の形式的検証手法とその評価 ○渡邉裕樹・本間尚文・青木孝文（東北大）・樋口龍雄（東北工大） 11月28日(火) 午前 VLSIのテスト I （10：55〜12：10） (5) 10:55 - 11:20 平衡構造に基づく階層テストにおけるテストプラン生成法 ○川原侑大・市原英行・井上智生（広島市大） (6) 11:20 - 11:45 マルチメディアコアの展開機能を利用したテストデータ圧縮・展開 ○瀬戸原志典・市原英行・井上智生（広島市大） (7) 11:45 - 12:10 ブロードサイドテストにおけるN回検出用テストパターンに対するX判定 ○谷口謙二郎（九州工大）・宮瀬紘平（JST）・梶原誠司・温 暁青（九州工大） 11月28日(火) 午前 論理・回路設計 （10：55〜12：10） (8) 10:55 - 11:20 Decision Diagram Data Structure to Represent Quantum Circuit ○Shigeru Yamashita（NAIST）・Michael Miller（UVIC） (9) 11:20 - 11:45 LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング ○高田大河・松永裕介（九大） (10) 11:45 - 12:10 高速モードと低消費電力モードを有する２線式論理回路の設計手法 ○森本薫夫・永田 真・瀧 和男（神戸大） 11月28日(火) 午後 DC: VLSIのテスト II （16：10〜17：00） (11) 16:10 - 16:35 メモリコアに対する組込み自己修復を考慮したSoCのテストスケジューリング ○福田雄介・米田友和・藤原秀雄（奈良先端大） (12) 16:35 - 17:00 動的再構成可能なプロセッサの自己テストに関する考察 ○藤井昂志・市原英行・井上智生（広島市大） 11月28日(火) 午後 動作合成/データパス合成 （16：10〜17：25） (13) 16:10 - 16:35 束データ方式による非同期式回路の動作合成手法の提案 ○濱田尚宏・小西隆夫・齋藤 寛（会津大）・米田友洋（NII）・南谷 崇（東大） (14) 16:35 - 17:00 遅延ばらつきを考慮したデータパス合成に関する基礎的考察 ○井上恵介・金子峰雄・岩垣 剛（北陸先端大） (15) 17:00 - 17:25 Computational Complexity of Simultaneous Optimization of Control Schedule and Skew in Data Path Synthesis ○Takayuki Obata・Mineo Kaneko（JAIST） 11月29日(水) 午後 （13：30〜15：10） (16) 13:30 - 14:20 ［特別講演］SystemVerilogチュートリアル ○明石貴昭（シノプシス）・浜口加寿美（松下電器）・湯井丈晴（沖）・後藤謙治（ケイデンス） ・土屋丈彦（東芝）・千綿幸雄（富士通）・山元 渉（メンター）・高嶺美夫（ルネサス） ・竹田津弘州（松下電器）・岡本実幸（三洋電機）・杉浦正志（図研） −−− 休憩 （ 10分 ） −−− (17) 14:30 - 15:10 ［特別講演］SATアルゴリズムとその応用(仮題) ○藤田昌宏（東京大） 11月29日(水) 午後 高速化/低消費電力化 I （15：30〜17：10） (18) 15:30 - 15:55 LSI電源設計検証のための順序回路の最大動作率解析 ○樋口博之・金澤裕治・盛山 修（富士通研）・伊藤則之（富士通） (19) 15:55 - 16:20 クロックスケジューリングを用いた消費電力波形平滑化によるＬＳＩのピーク電力削減手法 ○高橋洋介・高橋篤司（東工大） (20) 16:20 - 16:45 一般同期方式におけるレジスタ再配置によるレジスタ削減手法 ○小平行秀・高橋篤司（東工大） (21) 16:45 - 17:10 On Chip Pllを使ったLSSD設計でのアットスピードテスト ○横田俊彦（にほんあいびーえむ） 11月30日(木) 午前 高速化/低消費電力化 II （09：00〜10：40） (22) 09:00 - 09:25 LUT型FPGAを対象とした消費電力および遅延の見積もり手法について ○中村隆二・松永裕介（九大） (23) 09:25 - 09:50 走行時パワーゲーティングを適用した低消費電力乗算器のアーキテクチャ設計 ○香嶋俊裕・武田清大・大久保直昭・白井利明・宇佐美公良（芝工大） (24) 09:50 - 10:15 走行時パワーゲーティングを適用した低消費電力乗算器の物理設計と試作 ○武田清大・香嶋俊裕・大久保直昭・白井利明・宇佐美公良（芝工大） (25) 10:15 - 10:40 木構造部分積加算回路をもつ乗算器の高速化に関する研究 ○水口貴之・橘 昌良（高知工科大） (26) 10:55 - 11:20 Routability Driven Via Assignment and Routing for 2-Layer Ball Grid Array Packages ○Yoichi Tomioka・Atsushi Takahashi（TIT） (27) 11:20 - 11:45 アナログIC設計における近接対称配置制約を考慮した配置手法 ○甲田真一・藤吉邦洋（農工大） (28) 11:45 - 12:10 On Chip ProbeによるLSIの信号伝搬波形の測定 ○川越伸一・橘 昌良（高知工科大） 11月30日(木) 午後 システム設計手法 （13：30〜14：45） (29) 13:30 - 13:55 システムレベル設計における通信仕様の探索 ○小林憲貴・山崎亮介・吉田紀彦（埼玉大）・楢崎修二（長崎大） (30) 13:55 - 14:20 アプリケーションプロセッサのフォワーディングユニット最適化手法 ○日浦敏宏・小原俊逸・史 又華・戸川 望・柳澤政生・大附辰夫（早大） (31) 14:20 - 14:45 高速画像エフェクト処理のためのデュアルコアASIP ○野津隆弘・坂主圭史・武内良典・今井正治（阪大） 11月30日(木) 午後 システム設計・開発 （15：25〜16：40） (32) 15:25 - 15:50 非接触 IC カード用セキュアプロセッサ SEP-6 の開発 ○高橋大介・猪股俊光・曽我正和・新井義和（岩手県大） (33) 15:50 - 16:15 Cベース設計による粒子抽出技術の高速化 ○上甲憲市・上津寛和・中川寛誉・神戸尚志（近大） (34) 16:15 - 16:40 最小p-準クリーク被覆問題に対するハードウェアアルゴリズム ○渡辺秀一（会津大大学院）・北道淳司・奥山祐市・黒田研一（会津大） ◎11/28 14:00 - 16:00 は、ポスター展示が行われます。 ◎11/29 午前中は、システムLSIワークショップとの共同企画が行われます。 【問合先】 SLDM 幹事 浜口清治 (大阪大学) E-mail: hama@ist.osaka-u.ac.jp